

# TRANSMITTER/RECEIVER FOR TIME DIVISION TRANSMISSION/ RECEPTION SYSTEM

Publication number: JP7212269

Publication date: 1995-08-11

Inventor: FUJIMAKI KENICHI

Applicant: SONY CORP

Classification:

- international: H04B1/40; H04J3/00; H04B1/40; H04J3/00; (IPC1-7):  
H04B1/40; H04J3/00

- european:

Application number: JP19940006569 19940125


Priority number(s): JP19940006569 19940125

Report a data error here

## Abstract of JP7212269

**PURPOSE:** To suppress the fluctuation of a transmission/reception frequency in the case of performing power source control corresponding to transmission/reception timing at the transmitter/receiver to perform transmission and reception while sharing time.

**CONSTITUTION:** Concerning the transmitter/receiver for intermittently performing transmission and reception at different timing by providing a transmission circuit 10b for modulating a transmitting signal, reception circuit 10a for demodulating a received signal, frequency generating circuit 14 for generating frequency signals for modulation and demodulation, and buffer circuits 16 and 27 connected between this frequency generating circuit 14 and the transmission and reception circuits 10a and 10b so as to reduce load fluctuation, a control signal to turn on the transmission circuit 10b at the timing of transmission start, control signal to turn on the buffer circuit 27 before the timing of transmission start just for a prescribed term, control signal to turn on the reception circuit 10a at the timing of reception start and control signal to turn on the buffer circuit 26 before the timing of reception start just for a prescribed term, and the operation timing of respective circuits is individually controlled by the respective control signals.



Data supplied from the esp@cenet database - Worldwide

Best Available Copy

(19) 日本国特許庁 (P) (12) 特 許 公 報 (B 2) (11) 特許番号  
特許第3395319号  
(P3395319)

(46) 発行日 平成15年4月14日 (2003.4.14) (24) 登録日 平成15年2月7日 (2003.2.7)

(51) Int. Cl.<sup>1</sup> H 0 4 B 1 / 4 0 識別記号 F I H 0 4 B 1 / 4 0

請求項の数2 (全 7 頁)

(21) 出願番号	特願平8-6569	(73) 特許権者	00002185 ソニー株式会社 東京都品川区北品川6丁目7番35号
(22) 出願日	平成6年1月25日 (1994.1.25)	(72) 発明者	藤 健一 東京都品川区北品川6丁目7番35号 ソニー株式会社内
(65) 公開番号	特開平7-212269	(74) 代理人	10012984 弁理士 角田 芳来 (外2名)
(43) 公開日	平成7年8月11日 (1995.8.11)	審査官	榎本 文雄
審査請求日	平成12年10月24日 (2000.10.24)	(58) 参考文献	特開 平5-227054 (J P, A) 特開 平5-183488 (J P, A)

(58) 調査した分野(Int. Cl.<sup>1</sup>, D B 名)  
H04B 1/38 - 1/58

(54) 【発明の名称】 時分割送受信方式の送受信装置

(57) 【特許請求の範囲】  
【請求項1】 送信信号を所定の周波数で変調して送信する送信回路と、  
所定の周波数で変調された受信信号を復調する受信回路と、  
上記所定の周波数の信号を発生させる周波数発生回路と、  
該周波数発生回路と上記送信回路との間に接続され、負荷変動を発生する送信用バンプアップ回路と、  
上記周波数発生回路と上記受信回路との間に接続され、負荷変動を搬送する受信用バンプアップ回路とを備え、  
上記送信回路による送信スロットと上記送信と受信を同期させる受信スロットとを異なるタイミングで間欠的に行う時分割送受信方式の送受信装置であつて、少なくとも上記送信用バンプアップ回路、受信用バンプアップ回路、

号が供給される、上記送信回路内の混合器に対する周波供給は、上記第2の制御信号により制御される一方、上記受信用バンプアップ回路からの周波数供給は、上記第4の制御信号により制御されるようにした請求項1記載の時分割送受信方式の送受信装置。  
【発明の詳細な説明】  
【0001】

【産業上の利用分野】 本発明は、例えばデジタル通信が行われる携帯用無線電話機に適用して好適な時分割送受信方式の送受信装置に関する。

【従来の技術】 テレフォントシステム、パーソナルコンピュータなどのデジタルコトレス電話機においては、送信と受信を同一の周波数とし、バースト状のデータを時分割でいっしょに送信送送させるTDD方式(時分割二重方式) あるいはTDM/TDD方式(時分割多元接続/時分割二重方式) が採用されているものがある。

【0003】 即ち、TDD方式の場合、例えば図3のAに示すように、1つのチャネル(周波数)が、時間的に送信スロットと受信スロットとに分割され、これらスロット、Rが交互に繰り返され、これらスロット、Rの間に、ガードタイム(図示せず)が設けられる。この場合、例えば各スロット、Rは1msとされ、ガードタイムは数10μ秒とされる。そして、携帯電話機(子機)では、送信スロットに亘る基地局(親機)への送信を行い、受信スロットに亘る基地局からの受信を行う。

【0004】 また、TDM/TDD方式の場合には、図3のBに示すように、1台の子機と親機との間の通信で、1チャネル内の送信スロットと受信スロットとを、数周間に1回だけ使用し、同一チャネル内の他の送信スロットと受信スロットとを、他の子機と親機との間の通信に使用して、1チャネルで複数台の通信装置間の通信ができるように多量化したものである。このように多量化されていることで、コトレス電話に用意された周波数帯域が効率的に使用される。

【0005】 このような通信方式で通信が行われるデジタルコトレス電話機の子機の構成の一例を図1に示すと、受信系の構成としては、アンテナ1で受信した信号(π/4シフトQPSK変調信号)を、アンテナ切換スイッチ(図示せず)を介して送受信回路10の受信系に供給し、この受信系ではバンプアップ回路11、ローノイズアンプ12を介して混合器13に供給する。そして、この混合器13で、PLL回路(フーズ・ロック・ループ)回路14からバンプアップ回路26を介して供給される受信チャネル選択用の周波数信号f<sub>1</sub>を混合し、第1中間周波数信号f<sub>1</sub>とする。そして、この第1中間周波数信号f<sub>1</sub>を、バンプアップ回路15を介し

て混合器16に供給し、発振器17から供給される所定の周波数信号を混合して、第2中間周波数信号f<sub>2</sub>とする。

【0006】 そして、この第2中間周波数信号f<sub>2</sub>を、バンプアップ回路18を介して検波回路19に供給し、受信信号の検波を行う。そして、検波回路19の検波で得たバースト信号をTDM/TDD処理回路30に供給し、このTDM/TDD処理回路30内で受信タイムスロットの制御を行う。この受信タイムスロットの制御としては、規定されたタイムスロットに受信したバーストデータを抽出する処理を行う。そして、抽出された受信データを圧縮・伸長回路40に供給して伸長させ、伸長された受信データをPCMコーデック回路50に供給して、デジタル音声処理を行ってアナログ音声信号とし、このアナログ音声信号をバンプアップ回路内のスピーカ2に供給して出力させる。

【0007】 また、送信系の構成としては、バンプアップ回路19内のスピーカが出力した信号をPCMコーデック回路50に供給してデジタル音声データに変換し、このデジタル音声データを圧縮・伸長回路40に供給して圧縮させ、圧縮された音声データをTDM/TDD処理回路30に供給して送信させるタイムスロットのバーストデータを送受信回路10の送信系に供給し、2重交差検波回路21で直交変調を行う。このときの直交変調としては、送信データを2チャネルのデータ、即ち1チャネルとQチャネルのデータとする。そして、この1チャネルとQチャネルのデータを、発振器22から供給される周波数に同期して直交変調する。ここで、発振器22が出力する変調波の周波数f<sub>1</sub>は、第1中間周波数信号f<sub>1</sub>と等しくする。また、この場合の直交変調器22での直交変調としては、π/4シフトQPSK変調を行う。

【0008】 そして、直交変調された送信データを混合器23に供給して、PLL回路14が出力する送信チャネル選択用の周波数信号f<sub>1</sub>を混合し、所定の送信チャネルの信号とする。この場合、PLL回路14が出力する周波数信号f<sub>1</sub>は、バンプアップ回路27を介して混合器23に供給される。そして、この混合器23の出力をバンプアップ回路24、パワーアンプ25、アンテナ切換スイッチ(図示せず)を介してアンテナ1に供給し、無線送信する。

【0009】 なお、このような受信及び送信の処理は、マイクロコンピュータで実現された中央制御装置(CPU) 60の制御で行われ、送信タイムスロットや受信タイムスロットの同期もこの中央制御装置60により行われる。また、この中央制御装置60には、各種制御を行うキー4が接続されると共に、ディスプレイ番号などの通信状態を示す表示手段5が接続される。

【0010】 ここで、このコトレス電話機で送受信が

行われるデータのフォーマットについて説明すると、基地局（図8）との間で通話時に伝送されるデータの1スロットの構成は、例えば図5に示すように、先頭部分がフリーズパルスタイプRとされ、以下順にエミューレートUW、チャネル識別CI、低速付帯チャネルSA、音声データTCH、第1訂正付帯CRCとされる。この1スロットのデータは、数バイトで伝送される。

【0011】ところで、このようなコープルス電話機の子機の場合には、この消費電力を削減するために、上述したスロット構成のデータを送信する期間だけ送信回路を作動させると共に、スロット構成のデータを受信する期間だけ受信回路を作動させるように、電線の制御を行うようにしてある。このようにすることで、通話中に常時送信回路や受信回路に電流を供給して作動させる場合に比べ、大抵に消費電力を削減することができ、バッテリーの持続時間を長くすることができる。

【0012】  
【発明が解決しようとする課題】ところが、電線のオン・オフを送信スロットの期間と受信スロットの期間に繰り返して行うと、電線電圧の変動や伝送側のインピーダンス変動が生じ、他の回路に影響を及ぼしてしまう。特に、受信周波数や送信周波数を決める共振となる周波数信号を生成させるPLL回路は、電線電圧変動や負荷変動により出力周波数の変動を起してしまう。この周波数変動があると、送信周波数や受信周波数が変動してしまうと共に、受信時の復調データのビットエラーを増加させてしまう。

【0013】このような問題を解決するためには、例えばPLL回路と送信回路及び受信回路との間に挿入されたバッファ回路26、27として、負荷変動を十分に抑える構成の回路とすることが考えられるが、このように十分な負荷変動に対処したバッファとするためには、ハイボートラフジスタなどで構成されるアンプを多数接続して構成させる必要があり、そのための構成が複雑になると共に、このバッファを構成するアンプの消費電力が大きくなってしまふ場合があった。

【0014】本発明はかかる点に鑑み、この種の送受信装置において、送受信タイミングに応じて電線制御を行う場合の送受信周波数の変動を抑えることを目的とする。

【0015】  
【課題を解決するための手段】本発明は、例えば図1に示すように、送受信信号を所定の周波数で変調して送信する送信回路10bと、所定の周波数で復調された受信信号を復調する受信回路10aと、上記所定の周波数の信号を発生させる周波数発生回路14と、この周波数発生回路14と上記送信回路10bとの間に接続され、負荷変動を吸収する送信用バッファ回路27と、上記周波数発生回路14と上記受信回路10aとの間に接続され、負荷変動を吸収する受信用バッファ回路26とを備え、

送信回路10bによる送信用スロット上での送信と受信回路10aによる受信用スロット上での受信とを異なすタイミングで周期的に行う時分回送変換方式の送受信装置において、少なくとも上記送信用バッファ回路、受信用バッファ回路に電線が時間的に重複して供給されない状態として、送信用スロットの開始時点から終了時点までの間、上記受信回路を電線供給状態におく第3の制御信号と、受信スロット開始時点より所定期間の時点から、受信スロット終了時点までの間、上記受信用バッファ回路を電線供給状態におく第4の制御信号とを発生させる電線制御回路を新たに設けるようにしたものである。

【0016】また、その際、送信用バッファ回路からの周波数信号が供給される、上記送信回路内の融合器に対する電線供給は、上記第2の制御信号により制御される一方、上記受信回路内の融合器に対する電線供給は、上記第4の制御信号により制御されるようにしたものである。

【0017】  
【作用】本発明によると、バッファ回路の電線が送信開始や受信開始よりも所定期間から投入されるが、この所定期間の間にバッファ回路で周波数変動の影響が除去され、実際に送信や受信が始まるときには、周波数発生回路の出力が安定していて、安定して時分割で送信や受信ができるようになる。

【0018】また、この場合に送信回路で送信信号に周波数信号を混合する融合器及び受信回路で受信信号に周波数信号を混合する融合器を、送受信開始のタイミングより所定期間前に作動させることで、より安定して送信や受信の処理が行われるようになる。

【実施例】以下、本発明の一実施例を図1及び図2を参照して説明する。この図1及び図2において、従来例で説明した図3～図5に示す部分に同一符号を付け、その詳細説明は省略する。

【0020】本例においては、従来例と同様にTDDM/TDD方式でスロット構成のデジタルデータの送受信が行われるコープルス電話機の子機に適用したもので、図1に示すように構成される。この図1において、61は電線制御回路を示し、この電線制御回路61は中央制御装置60の制御に基づいて送受信処理回路10内の各部の電線供給の制御を行う回路である。この電線制御回路61による送受信処理回路10の制御としては、5系統の制御を同時に行うようにしてある。

【0021】即ち、送受信処理回路10内の受信回路系

のバンドパスフィルタ11からバンドパスフィルタ18までの経路及び第2中間周波数信号生成用の発振器17を受信部10aとし、送信回路系の発振器22からパワーアンプ23までの経路を送信部10bとしたとき、この受信部10aと送信部10bとPLL回路14とバッファ回路26とを、電線制御回路61によりそれぞれ個別に電線制御する。

【0022】この電線制御回路61による具体的な電線制御としては、この子機を使用した通話などで、受信や送信を周期的に行う必要があるとき、周波数発生回路であるPLL回路14に常時電線を供給して常時作動させ、このときの送信周波数や受信周波数（送信と受信の周波数は同じ）に対応した周波数信号f<sub>1</sub>を周期的に出カさせる。

【0023】そして、スロット構成のデータを受信する必要がある受信スロットの期間では、受信部10aに電線を供給して受信処理をさせる。そして、この受信部10aに電線を供給する所定期間前（ここでは約1m秒前）から受信スロットの期間が終わるまで、PLL回路14と受信部10aとの間にあるバッファ回路26に電線を供給して作動させる。

【0024】また、スロット構成のデータを送信する必要がある送信スロットの期間では、送信部10bに電線を供給して送信処理をさせる。そして、この送信部10bに電線を供給する所定期間前（ここでは約1m秒前）から送信スロットの期間が終わるまで、PLL回路14と送信部10bとの間にあるバッファ回路27に電線を供給して作動させる。

【0025】なお、中央制御装置60から電線制御回路61には、送信スロットや受信スロットの期間に関するデータが供給され、電線制御回路61で送信スロットや受信スロットの期間が判断できるようにしてある。

【0026】ここで、電線制御回路61による制御状態を、図2のタイムシフト図に示すと、このときの通信に割り当てられた送信スロットの期間をいとする。図2のAに示すように、送信スロットの期間いには送信部10bをオンさせて作動させ、この送信部10bとPLL回路14との間にあるバッファ回路27を、図2のBに示すように、送信スロットの期間いよりも所定期間（い：約1m秒）前から送信スロット期間いが始まるまで連続してオンさせて作動させる。また、受信スロットの期間いには受信部10aをオンさせて作動させ、この受信部10aとPLL回路14との間にあるバッファ回路26を、図2のDに示すように、受信スロットの期間いよりも所定期間（い：約1m秒）前から受信スロット期間いが始まるまで連続してオンさせて作動させる。

【0027】なお、本例の場合には、PLL回路14と受信部10a、送信部10bとの間にあるバッファ回路

26、27として、それぞれ1段のハイボートラフジスタによるバッファアンプで構成する。また、受信部10a、送信部10b内のフィルタ11、15、18、24は、電線を必要としない期間で、電線制御回路61により制御する必要のない回路である。

【0028】その他の部分は、図4に示した従来のコープルス電話機と同様に構成される。

【0029】このように構成したコープルス電話機によると、少な消費電力で安定して良好な送受信処理及び受信処理が行える。即ち、送信部10bとPLL回路14との間にあるバッファ回路27を、図2のDに示すように、送信スロットの期間いよりも所定期間い前からオンさせて作動させることで、このバッファ回路27の作動による電線電圧の変動及び負荷インピーダンスの変動により、図2のEに示すように、PLL回路14の出力周波数f<sub>1</sub>が若干変動するが、送信スロットの期間いになったときには、既に出力周波数f<sub>1</sub>が一定周波数に安定している。従って、送信スロットの期間に送信部10bで送信処理された信号は、安定した周波数で復調された良好な信号となり、相手側に良好に応答することができる。

【0030】同様に、受信部10aとPLL回路14との間にあるバッファ回路26を、図2のDに示すように、受信スロットの期間いよりも所定期間い、前からオンさせて作動させることで、このバッファ回路26の作動による電線電圧の変動及び負荷インピーダンスの変動により、図2のFに示すように、PLL回路の出力周波数f<sub>1</sub>が若干変動するが、受信スロットの期間いになったときには、既に出力周波数f<sub>1</sub>が一定周波数に安定している。従って、受信スロットの期間に受信部10aで受信処理された信号は、安定した周波数で復調された良好な信号となり、受信データのエラーレートを低減させない。

【0031】また、このように送信スロットの期間や受信スロットの期間に、PLL回路の出力が安定することで、バッファ回路26、27として、1段のハイボートラフジスタによる前並み構成のバッファアンプとして構成しても、良好に処理が行われる。従って、バッファ回路26、27を従来よりも簡単に小規模な回路構成とすることができると共に、バッファアンプに必要な消費電力を少なくすることができ、例えばこの装置がバッテリー駆動の場合には、バッテリーの持続時間を長くすることができる。

【0032】なお、バッファ回路26の出力が供給される受信部10a内の融合器13や、バッファ回路27の出力が供給される送信部10b内の融合器23は、バッファ回路26やバッファ回路27と同じように電線制御を行うようにしても良い。即ち、受信系の融合器13は、バッファ回路26を作動させる制御信号により、受信スロットの期間いよりも約1m秒前から作動させ、送

系の図表2.3は、バグア7回路2を制御させる制御信号により、送信スロットの期間よりも約1m秒前から、作動させるようにしても良い。このようにすることで、PLC回路14側に及ぼす負荷変動などの影響を、より小さくすることができ、より安定して送信処理や受信処理ができるようになる。

【0033】また、受領係に接続されたパンプ回路26と、送信係に接続されたパンプ回路27とは、電源回路61により同時に動作させることができる。このように、即ち、図2のBに示す制御と図2のDに示す制御とを同時に実行可能な構成とすることで、この例により両パンプ回路26、27を同時に起動させるようにしても良い。このようにすることで、パンプ回路を制御する構成が簡単になる。

【0034】また、上述実施例では、バック回路26、27を受信部10aや送信部10bを動作させるタイミングよりも約1μs前から動作させるようにしたが、必要とするとバック回路14の出力周波数が安定するの、少なくとも約1μs前から動作させるべき、実際には、例えば数μs前から数ms程度前から動作させるのが好まし

【0035】また、受信部10aの動作タイミングを制御する送信部9aや、送信部10bの動作タイミングを制御する受信部9bにより、他の回路の動作を制御するようになっている。例えば、受信部10aの動作タイミングを制御する前側信号により、復調処理を行う排他回路19の動作を制御するようにしても良い。

【0036】さらに、上述実施例ではデジタル通信が行われるコブレス電話機に適用したが、他の通信システムに適用されるTDM方式などの时分搬送受信方式の通信機にも適用できることは勿論である。

**[0037]**

【圖5】

PR	UW	CI	SA	TCH	CRC
----	----	----	----	-----	-----

PR: プリマソール SA: 塩素化ポリソレフィン  
UW: 異種樹脂 TCH: 炭素ブラック  
C1: ナチュラル樹脂 CRC: 顔料黄26

【発明の効果】本発明によると、バッファ回路の電源が送信開始や受信開始よりも所定期間前から投入されるが、この所定期間の間にバッファ回路で周波数変動の影響

響が抑止され、実際に送信や受信が始めるときには、周波数発生回路の出力が安定して、安定して増幅されて送信や受信ができるようになる。従って、パンプアップ回路として少ない段数のパンプアップ構成で、回路構成を低雑音にするこが重要と共に、最大限の回路で構成されたパンプアップ回路だけでも若干多く動作させるだけで安定したパンプアップ回路で送信使用や受信使用ができ、送受信に必要な消費電力を減らすことができる。

【0038】また、この場合に送信回路で送信信号に所定波数信号を混合する混合器及び受信回路で受信信号に所定波数信号を混合する混合器を、送信開始時のタイミングより所定期間前に作動させることで、より安定して送信や受信の処理が行われるようになる。

【図1】本発明の一実施例を示す構成図である。

【図2】一実施例による電源制御状態を示すタイミング図である。

【図3】通信方式を示す説明図である。

【図4】従来の送受信装置の一例を示す構成図である。

【図5】 伝送データのスロット構成の一例を示す構成図である。

【符号の

## 10 送受信処理回路

10a 受信部

10b 送信機

#### 14 PLL回路(フェーズ・ロクド・ループ回路)

26, 27 バツフツ回路


## 60 中央制御装置 (CPU)

## 6.1 電源制御回路


通話中の伝送データ及びコットキー

(6)


【圖一】



【例2】



【例 3】



【図4】

